

For Office use	Space for Digital Data
----------------	------------------------

தமிழ் நாடு அரசு

தொழில்நுட்பக் கல்வித் துறை, சென்னை 600 025 - வாரியத் தேர்வுகள்
அடுத்தப் பக்கத்தில் கொடுக்கப்பட்டுள்ள குறிப்புகளை படிக்கவும் (Read the instructions given in the next page)

Q. No.	A	B	C	Q. No.	A	B	C	Q. No.	A	B	C	Q. No.	A	B	C
1.				9.				17.				25.			
2.				10.				18.				26.			
3.				11.				19.				27.			
4.				12.				20.				28.			
5.				13.				21.				29.			
6.				14.				22.				30.			
7.				15.				23.				31.			
8.				16.				24.				Total Marks			

For Revaluation

For Central Valuation

Q. No.	A	B	C	Q. No.	A	B	C	Q. No.	A	B	C	Q. No.	A	B	C
1.	3			9.	3			17.				25.			
2.	3			10.	3			18.				26.			
3.	3			11.	2			19.				27.			
4.	3			12.	12	(10) extra		20.				28.			
5.	3			13.	13	(10) extra		21.				29.			
6.	2			14.	12	(6) extra		22.				30.			
7.	2			15.	12			23.							
8.	3			16.				24.							

22

57

591-2242-23491611



Question Paper Code No.

வினாத்தாளின் குறியீட்டு எண்

2 2 4 2

No. of Pages Written

எழுதப்பட்ட பக்கங்களின் எண்ணிக்கை

20

Date of Examination :

பரீட்சை நாள்

16/11/24

Subject Name :

படத்தின் பெயர்

very large scale Interraction

(Handwritten diagram showing a circuit with components labeled C, D, and VSS. A red line is drawn across the diagram.)

தேர்வாளர்களுக்கான அறிவுரைகள்
INSTRUCTIONS TO CANDIDATES

1. விடைத்தாள் மாற்றிப் பெறுவதற்கு,

Get the answer book replaced, if

- விடைத்தாள் சரியாக சேர்ந்து பின் செய்யப்படாமல் இருந்தால்.
- it is not stapled properly
- விடைத்தாள் புத்தகப் பக்கங்களின் வரிசை எண் கிடுபட்டிருந்தாலோ அல்லது வரிசையாக இல்லாமலிருந்தாலோ (மொத்தம் 30 பக்கங்கள்).
- the page numbers are missing or not in order (there shall be 30 pages continuously numbered)
- தலைப்பு பக்கத்தில் விடைத்தாள் புத்தகத்தின் கீழ்பகுதியில் வரிசை எண் அச்சிடப்படாமலிருந்தால்.
- the serial number of the answer book is not printed at the bottom of the title page

2. உங்களுடைய பதிவு எண்ணையும், பெயரையும் அதற்காக கொடுக்கப்பட்டுள்ள தலைப்பு பக்கத்தின் கீழ்பகுதியில் மட்டும் எழுதவும்; அதைத் தவிர்த்து பதிவு எண், பெயர் ஆகியவற்றை விடைத்தாளில் மற்றப் பக்கங்களில் எழுதக்கூடாது. எந்தவிதமான அடையாளக் குறியீட்டையும் விடைத்தாளில் எழுதக்கூடாது.

You are prohibited from writing your REGISTER NUMBER or NAME in any part of the answer book, other than the space provided at the bottom of the title page. You are prohibited from writing or leaving any distinguishing marks so as to identify your answer book.

3. தலைப்புப் பக்கத்தில் கொடுக்கப்பட்டுள்ள அதற்குரிய கட்டங்களில் விவரங்களை எழுதவும்.

Fill up all the particulars, in the relevant boxes, in the title page.

4. கேள்விகளுக்கு பதில் எழுதும் போது விடைத்தாளில் இரண்டு பக்கங்களையும் பயன்படுத்த வேண்டும். பக்கங்களில் தொடர்ந்து விடை எழுதாமல் வெற்றிடம் விடக் கூடாது.

Use both sides of the paper for answering questions, without leaving spaces/ lines in between.

5. இந்த விடைத்தாள் புத்தகம் போதுமான பக்கங்களை கொண்டிருக்கிறது. இதைத் தவிர கூடுதல் விடைத்தாள் அளிக்கப்படமாட்டாது.

This answer book contains sufficient pages and no additional sheets will be issued.

6. கேள்விக்கு விடையளிக்கும் முன்பு வினாத்தாள் எண், வருடம், மாதம், காலம் இவைகளை சரிபார்க்கவும்.

Check the Code Number, Month and year of Examination, Duration etc., in the question paper before answering the questions.

7. கொடுக்கப்பட்டுள்ள வரைப்படத்தாள் / கிராப் ஷீட் தவிர வேறு எந்த விடைத்தாளையும் சேர்க்க கூடாது. விடைத்தாள் புத்தகத்திலிருந்து எந்த பக்கத்தையும் கிழிக்கக் கூடாது.

No extra sheet is to be attached except the drawing/graph sheets supplied and no sheet is to be torn from the answer book.

8. கைபேசி, துண்டுக் காகிதம் மற்றும் தடை செய்யப்பட்ட இதர பொருட்கள் வைத்திருத்தல், தேர்வுக்கு எதிரான முறைகேடுகளில் ஈடுபடுதல் அனைத்தும் தேர்வு வாரிய விதிகளின்படி தண்டனைக்குரிய குற்றமாகும்.



POSSESSION OF ANY PROHIBITED MATERIAL, CELL PHONE, BITS OF PAPERS, etc., AND INVOLVEMENT IN MALPRACTICE OF ANY NATURE SHALL BE PUNISHABLE.




PART-B

11. a) Implement the Function $Y = (A+B)(C+D)$ using CMOS.

$$Y = (A+B) \cdot (C+D)$$




$$Y = (A+B)(C+D)$$



18) a) Write a VHDL code for logic gates AND, OR and NOT.

i) AND gate.




Program:

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity and_gate is
    port (A, B: in std_logic;
          y: out std_logic);
end entity;
architecture behavioral of and_gate is
begin
    y <= A AND B;
end architecture;
  
```




ii) OR gate.



program;

```
library ieee;  
use ieee - std - logic - 1164 . all;  
use ieee - std - logic - arith . all;  
use ieee - std - logic - unsigned . all;  
entity OR gate is
```

```
    port ( A, B : in - std - logic;  
           y : out - std - logic );  
end entity;  
architecture behavioral of OR gate is
```


```
begin
```

```
    y <= A OR B;
```

```
end architecture;
```



iii) NOT gate.



Program:

```

library ieee;
use ieee-std-logic-1164.all;
use ieee-std-logic-arith.all;
use ieee-std-logic-unsignd.all;
entity NOT gate is
    port (A : in-std-logic;
          A_bar : out-std-logic;
    end entity;
architecture behavioral of NOTgate is
begin
    y <= NOT A;
end architecture;
  
```




a)

13) Write a VHDL program for Full adder and Full subtractor.

i) Full adder.

A, B, C $\rightarrow$ input.

sum, carry $\rightarrow$ output.

A	B	C	sum	carry
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


$$\text{sum} = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$= \bar{A}(BC + \bar{B}\bar{C}) + A(\bar{B}\bar{C} + BC)$$


$$= \bar{A}(B \oplus C) + A(\overline{B \oplus C})$$

$$\text{sum} = A \oplus B \oplus C$$

$$\text{carry} = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$



$$\text{Carry} = AB + BC + CA$$





Program:

```
library ieee;  
use ieee - std - logic - 1164 . all;  
use ieee - std - logic - arith . all;  
use ieee - std - logic - unsigned . all;  
entity Fulladder is  
    port ( A, B, C : in - std - logic;  
          sum, carry : out - std - logic );  
end entity;  
architecture behavioral of Fulladder is  
begin  
    sum <= A xor B xor C;  
    carry <= ((A and B) or (B and C) or  
             (C and A));  
end architecture;
```

iii) Full subtractor.

A, B, C $\rightarrow$ input
Difference, Borrow $\rightarrow$ output.



A	B	C	DIFF	Borrow
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

$$\text{DIFF} = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$= \bar{A}(BC + B\bar{C}) + A(\bar{B}\bar{C} + BC)$$

$$= \bar{A}(B \oplus C) + A(\overline{B \oplus C})$$

$$\text{DIFF} = A \oplus B \oplus C$$


$$\text{Borrow} = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

A \ BC	00	01	11	10	
$\bar{A}0$	0	1	3	2	$\bar{A}B$
A1	4	5	7	6	

$\bar{A}C$ (points to cells 1, 3, 5, 7)
 BC (points to cells 1, 2, 5, 6)




Borrow
~~carry~~ $= \bar{A}B + B\bar{C} + C\bar{A}$



Program:

```
library ieee;  
use ieee-std-logic-1164.all;  
use ieee-std-logic-arith.all;  
use ieee-std-logic-unsigned.all;  
entity HalfSubtractor is  
    port (A, B, C: in-std-logic;  
          DIFF, Borrow: out-std-logic);  
end entity;
```



architecture behavioral of Full subtractor is

begin

$$DIFF / = A \oplus B \oplus C;$$

$$Borrow / = ((NOT\ AND\ B) \ OR\ (B\ AND\ C) \ OR\ (C\ AND\ NOT\ A));$$

end architecture;

14) a) Write notes on JK Flip Flop.

Flip Flop:

* used to store only one bit information.

* That's called Flip Flop.

Types:

* JK Flip Flop


* D Flip Flop

* T Flip Flop

* JK MS Flip Flop



JK Flip Flop.



clock	J	K	condition	o/p.
	0	0	No change	$Q = Q$
	0	1	Reset	$Q = 0$
	1	0	set	$Q = 1$
	1	1	Toggle	$Q = \bar{Q}$



Program:

```
library ieee;  
use ieee-std-logic-1164.all;  
use ieee-std-logic-arith.all;  
use ieee-std-logic-arith.all;  
Entity JK Flip Flop is  
    port (J, k, Clock, Reset: in-std-logic;  
          Q: out-std-logic);  
end entity;  
architecture behavioral of JK FlipFlop  
    is  
begin  
    Process (J, k, Clock, Reset.)  
begin  
    if (Reset = '1') then  
        Q <= '0';  
    elsif clock event and clock = '1' then  
        (J = 0 and k = 0) then  
            Q <= '0';  
        elsif (J = 0 and k = 1) then  
            Q <= '0';
```




elsif (S=1 And K=0) then

Q1 = '1';

else

Q1 = NOT Q;

end if;

end if;

end process;

end architecture;

15) b) Draw and Explain the architecture of FPGA.

FPGA:

FPGA → Field programmable
gate array

* FPGA சமீப ச்ரீகி SPLD க்கி்ரீகி CPLD க்கி்ரீகி chip-ஓ க்கி்ரீகி ஓர்ரீகி ஓர்ரீகி க்கி்ரீகி.

* க்கி்ரீகி க்கி்ரீகி க்கி்ரீகி logic circuit க்கி்ரீகி SPLD க்கி்ரீகி ஓர்ரீகி.

* க்கி்ரீகி PAL க்கி்ரீகி க்கி்ரீகி & macro cell-க்கி்ரீகி க்கி்ரீகி.



* செயலாற்றும் 160 gate-களை வகை
வகை செயல்படுத்தும் திறமை கொண்டது.

* CPLD க்கு 1000 macrocell-களை
கொண்டுள்ளது.

* செயலாற்றும் 20,000 க்கு மேல் gate-களை
செயல்படுத்தும் திறமையைக்
கொண்டுள்ளது.


* இதன்மூலம் வகை logic circuit-களை
பயன்படுத்தவேண்டியவற்றில் Field
programmable logic gate array
க்கு பயன்படுகிறது.

* FPGA க்கு 1000 க்கு
மேல் Chip-ல் பயன்படுகிறது.

* FPGA-களை SPLD க்கு
CPLD க்கு மேல் Chip-ல் கிடைக்கும் 1000 க்கு
கொண்டிருக்கிறது.

* AND க்கு OR க்கு-களைக்
கொண்டிருக்கிறது.

* FPGA-களை logic circuit
க்கு கொண்டிருக்கிறது.



* FPCRA (Field Programmable Custom Array) is a programmable Read only memory (or) PLA, PAL, Combinational logic circuit, ROMs, etc.

* Programmable logic : This logic is a programmable logic circuit. It is a programmable logic circuit.

* Programmable Interconnect : This routing is a programmable routing.



* இது logic circuit களை
look-up-table, multiplexer, tri-state
* bubble, இயைபற்றுகளை
பொருள் செயல்படுத்துகிறது.

* C/D களை ஆடு switch
matrix 9 லை இணைக்கப்பட்டுள்ளது.

* multiplexer களை Clocked Flip
Flop வடிவம் எடுத்திருக்கிறது.

* Logic circuit களை Vertical
லிங்குடன் horizontal line ஆடு
செயல்படுத்துகிறது.

* FPCAD களை Field Programmable
logic Gate array களை உருவாக்கி.

* இது CPLD லிங்குடன் SPLD
களை Chip-ல் இணைக்கப்பட்டுள்ளது.

* களை களை களை
Program செய்கிற பொருள் பொருள்.

* இது ஆடு களை களை களை
பொருள் செயல்படுத்துகிறது.

* களை frequency-ல் செயல்படுத்து
கிறது களை.

* Digital Design-ல் களை
பொருள் செயல்படுத்துகிறது.

* Power consumption களை
களை களை.



Advantages of FPGA.

* இது கிரியல் சர்க்யூட்ஸ் தரவை
உணர்வதற்குரிய Program செய்யுதல்
செய்தலாகும்.

* நிரல் அட்டவணை இதுவரை
Control செய்யுதல் செய்தலாகும்.

* FPGA-ல் IC களை சர்க்யூட்
களை கட்டிவைக்க.

* சிறிய consumption அல்லது power
செய்தலாகும்.

* Board-ல் அல்லது ~~உள்ளே~~ ~~கூடு~~ ~~உள்ளே~~
இருக்கும்.

Disadvantages of FPGA.


* சிறிய Frequency-ல் செயல்படுதல்
செய்தலாகும்.

* Unit-ல் நிரல் களை
கூடுதலாக இருக்கும்.




PART-A.

1) Draw NOT gate using CMOS.



I/P	O/P
A	$\bar{A}$
0	1
1	0



I/P	T1	T2	O/P
A	T1	T2	$\bar{A}$
0	ON	OFF	1
1	OFF	ON	0

2) Define routing.

Placement of Component - Placement

Place components with their pins.

Interconnection wire

execute components.

routing simulation.



4. Give an example for if else statement.

if ($A=0$) then
 $Y1='1'$;

else

$Y1='0'$;

end if;

Example

i) NOT gate.

b) Write the truth table for single bit comparator.

A	B	$A=B$	$A>B$	$A<B$
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0



6. write short notes on 2 to 4 decoder.

$\Phi \rightarrow$ input ~~4~~

less no. of i/p
many no. of o/p

$\Phi: n$

$n \rightarrow$ Num of selection line
(or)

address line.


$n \rightarrow$ depends on Num of o/p

Q: 4.


$\Phi \rightarrow$ input $\rightarrow X, Y$

$4 \rightarrow$ output $\rightarrow A_0, A_1, A_2, A_3$

Φ	X	Y	A_0	A_1	A_2	A_3
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1
0	0	0	0	0	0	0



7. Define D-Flip Flop.






clock

D

condition

Q1D



0

Reset


 $Q=0$ 

1

Set

 $Q=1$

8. What is Johnson counter?



+5V



* Johnson Counter என்ற Ring Counter
 10-பைட் தரம் இருக்கிற Ring Counter-ஐ
 10-பைட் தரம் இருக்கிறது.

* Q3 என்ற output-ஐ
 1 Flip Flop-ஐ Input-ஆக
 கொடுத்திருக்கிறார்கள்.

* Q0 என்ற Input-ஐ
 Flip Flop-ஐ Input-ஆக கொடுத்திருக்கிறார்கள்.

* Q1 என்ற Input-ஐ
 Flip Flop-ஐ Input-ஆக கொடுத்திருக்கிறார்கள்.

* Q2 என்ற Output-ஐ
 Flip Flop-ஐ Input-ஆக கொடுத்திருக்கிறார்கள்.

* இது Johnson Counter-ஐ.

q. write short notes on CPLD.

* மிகவும் சிறிய நெகிழ்வு logic
 device-களுக்கு PAL (a) PLA என்ற
 பயன்படுத்தப்படுகிறது.

* சிறிய அல்லது மிகவும் சிறிய நெகிழ்வு
 Input-களை 20000 device
 கொண்டு CPLD-ஐ அமைக்கிறார்கள்.

* CPLD என்ற Complex Programmable
 Logic device-ஐ அமைக்கிறார்கள்.



- * CPLD மீண்டும் ஒரு தனி chip-ல்
மீண்டும் circuit-களைத் தொகுக்கவும்.
- * CPLD மீண்டும் நான்கு circuit
block-களைத் தொகுக்கவும்.
- * இது PAL & PLA block-களைத்
தொகுக்கிறது.
- * இது PAL like block மீண்டும்
-மீண்டும்.
- * CPLD மீண்டும் Input & output
block மீண்டும் ஒரு subcircuit 2, 20
கூடுதலாகவும்.
- * CPLD மீண்டும் ஒரு tristate buffer,
Multiplexer, Flip Flop. தொகுக்கிறது.

10. Write short notes on ASIC.

- * ASIC → Application specific Integration
circuit க்கும்.
- * ஒரு குறிப்பிட்ட application-களை
மீண்டும் மீண்டும் circuit chip
க்கும்.
- * இதை கிட்டிஸ் program மீண்டும்
மீண்டும்.
- * Power consumption மீண்டும் க்கும்
க்கும்.



* இது ~~இது~~ Application-கார்டு
பயன்படுத்தும்.

* அதன் Frequency-ஓ அளவிடும்
பாடு.

* Analog / mixed signal-ஓ அளவிடும்
பாடு.

* இது sales -கார்டு ~~கார்டு~~
பாடு.

* unit money-ஓ பாடு.

Extra questions.

10) a) Explain case statement
in VHDL with an example.

5. Write the syntax for
Process Statement.

begin

Signal assignment Statement
unit statement.

Null Statement

Open Statement.



Extra questions

1Q. b) Explain about case statement in VHDL with an Example.

begin

process (A, B, C, D, S)

begin

case S is

when "00" $\Rightarrow$ y1 = 'A';

when "01" $\Rightarrow$ y1 = 'B';

when "10" $\Rightarrow$ y1 = 'C';

when "11" $\Rightarrow$ y1 = 'D';

when other $\Rightarrow$ Null;

end case;

end process;

end architecture;



(extra)



13. b) Describe about 4 to 1 mux

Multiplexer:

many no. of i/p
single no. of o/p.

2:n

n $\rightarrow$ Num of selection line
(or)

Address line.


n $\rightarrow$ Depends on Num of o/p.

4:1

4 $\rightarrow$ i/p $\rightarrow$ A, B, C, D

1 o/p $\rightarrow$ Y

	I/P	s_0	s_1	O/P (Y)
	A	0	0	A
	B	0	1	B
	C	1	0	C
	D	1	1	D



Program:

```
library ieee;
use ieee-std-logic-1164.all;
use ieee-std-logic-arith.all;
use ieee-std-logic-unsigned.all;
entity multiplexor is
```

```
port (A, B, C, D: in-std-logic;
      S: in-std-logic-vector
      (3 downto 0);
      Y: out-std-logic;
```

```
end entity;
architecture behavioral of mux is
```




begin

process (A, B, C, D, S)

begin

case S is

when "00" => Y1 = A;

when "01" => Y1 = B;

when "10" => Y1 = C;

when "11" => Y1 = D;

when others => null;

end case;

end process;

end architecture;

14) b) Write a VHDL program
for a bit up/down counter.

program.

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_arith.all;



use ieee std logic signed. all;
entity updown counter is

mode

port (clock, Reset: in std logic;

Q: out std logic);

end entity;

architecture behavioural of updown
counter is.

begin

process (clock, Reset, mode)

begin

if (Reset = '1') then
Q ≤ '0';

elsif clock'event and clock = '1' then

if (mode = '1') then
count := count + 1;

else

count := count - 1;

end if;

end if;

end case;

end process;

end architecture;

S. P. Vignesh
12/2/25